印刷電路板佈局指導原則

技術報告:TR-040

王見名ヾ鄒應嶼

電力電子與運動控制實驗室

國立交通大學 電機與控制工程研究所


前 言

隨著高科技領域的進步,電磁干擾(electromagnetic inference, EMI)的問題也日益增多。 當半導體元件速度變得愈快、密度愈高時,雜訊也愈大。對印刷電路板(PCB)設計工程師而言,EMI的問題也日趨重要。 忽視EMI佈局的設計工程師,將發現其設計不是在執行時無法與規格一致,就是根本無法動作。 藉由適當的印刷電路板佈局技術與配合系統化的設計方法,可預先避免EMI問題的干擾。 本文所列舉的電路板佈局指導原則雖非解決EMI問題的萬靈丹,但利用已證實的佈局方法,可有效的降低在以高頻微處理器/數位信號處理器為基礎的數位類比混合信號系統中的EMI干擾。

電磁干擾簡介

PCB的佈局原則

元件的放置

接地的佈局/接地雜訊的定義/降低接地雜訊

電源線的佈局與解耦/電源線的雜訊耦合/電源線濾波器 (power line filter)

信號的佈局

數位IC的削尖電容(despiking capacitor)

數位電路的雜訊與佈線

類比電路的雜訊與佈線

PCB 佈局降低雜訊的檢查要項

參考文獻

PCB設計與佈局原則 【自強社】


Copyright © 1987-2002 by PEMCLAB, NCTU, TAIWAN

若有疑問?歡迎來信 更新日期:2000/2/10.

您是第 到訪者!(Since 2000/2/10)