篇論文榮獲2004電力電子研討會優秀論文獎!!

共水半橋式雙向交直流轉換器數位可程式控制IC之設計


蔡明發*、蔡國隆**、鄒應嶼***

*明新科技大學電機工程系、**系統電子工業()公司
***交通大學電力電子晶片設計與DSP控制實驗室

2004916

 目  錄 

1. 簡介

2. 雙向交直流轉換器數位控制

3. 控制IC架構與電路設計

4. 實驗與結果

5. 結論

參考文獻

本文利用一個Altera Flex 10K100之複雜型可程式化邏輯元件(CPLD)實現一個共水半橋式雙向交直流轉換器數位可程式控制IC,此控制IC執行此半橋雙向轉換器之前級昇壓功因控制與後級之PWM反流器控制,依據控制器之計算步驟,本文採用階層模組化與電路資源共用的觀念設計一個資料路徑與一個有限狀態機控制單元以降低電路複雜度,此控制IC具有可程式化的特點,可經由同步串列通信界面(SPI)調整及觀測此控制IC之參數及變數,實驗結果顯示本文所提出數位控制IC設計架構的可行性。

Note: 本文僅為部分摘要原稿發表於2004年第三屆台灣電力電子研討會,並榮獲『優秀論文獎』。  

[頒獎實況]

1.

一個共水線(common-neutral)半橋式雙向交直流轉換器的電路架構如圖1所示,此架構具有功率晶體元件少、成本低、電路對稱、可工作於非對稱負載模式、同時也具備雙向功率流動的特點此外,其輸入電源與輸出負載之間的共水線連接架構具有安全性,故廣汎應用於中高功率之不斷電系統(UPS)、可程式交流電源供應器與電子負載等電力轉換器系統中[1]-[3]。在不斷電系統或可程式交流電源供應器的應用中,此雙向交直流轉換器的基本功能為控制前級之功率因數幾近於1;且在後級無論接上任何負載皆能產生正弦波輸出。

關於雙向半橋式AC-DC-AC轉換器的控制方法與控制實現的方式在文獻上已有報導[4][5],其實現方法基本上可分為類比與數位兩種方式,各有其優缺點近年來,由於微處理器與數位信號處理器(DSPs)的普遍性與其在可靠度與性能上的不斷改進,數位控制技術之實現已凌駕於類比控制之上,再加上具有靈活性與價格低的優點,已應用於交流-直流轉換器之功因控制與PWM反流器控制[6]-[10]然而在高性能寬頻系統需求時,在系統之內迴路電流控制與PWM信號產生,往往需要以極高之取樣速率與切換頻率來實現,此時使用傳統的微處理器將會因執行速度受限或控制法則之計算過於複雜而造成計算時間延遲,影響系統性能,故藉由單一傳統的微處理器同時執行一個交直流轉換器功因控制與PWM反流器之控制運算,不是一件容易的事,故工程師們轉而藉由以數位控制IC來實現控制器的運算,因為在本質上數位控制IC即為一個數位硬體邏輯電路,有快速邏輯信號處理能力,不像一般的微處理器或DSP需由軟體程式來驅動運算,故經由適當設計控制器所需之運算器如加法器與乘法器等,即可強化系統之運算能力,解決系統運算延遲的問題。

目前在市場上雖已有多種功因控制ICUC3854MC33262ML4812CS3810等問世[11]-[14],但這些功因控制IC只能應用於單開關與低功率轉換器架構,另外,文獻[15]亦有PWM反流器控制專用IC (ASIC)的報導,以上這些控制IC通常只能在有限的模式工作,不能同時進行功因與反流器控制,且從電路設計與製程需要長時間的發展。

近年來超大型可程式數位邏輯閘元件FPGA (Field Programmable Gate Array)CPLD (Complex Programmable Logic Device)的興起,使得數位控制方法得以快速地製成數位控制專用IC來實現[16]-[17],然而在一個共水半橋式雙向交直流轉換器裡以一個CPLDFPGA元件同時實現功因與反流器控制文獻上似乎尚未報導因此本文提出一個以CPLD實現共水半橋式雙向交直流轉換器之控制IC,包含前級功因與後級反流器控制兩部份我們利用階層模組化與電路資源共用的觀念設計以降低電路複雜度,達到最佳化的目的,所設計的控制IC具有可程式化的特點,經由一個微處理器串列週邊通信界面(SPI)可調整及觀測此控制IC內部之參數及變數,實驗結果顯示此控制IC的可行性。

2. 雙向交直流轉換器數位控制

1為本文採用之共水半橋式雙向交直流轉換器電路與其CPLD為基礎之控制架構方塊圖,此電路架構具有對稱、雙向與共水線的特性,CPLD同時執行前級昇壓功因與後級反流器控制。

 

1 CPLD為基礎之共水半橋式雙向交直流轉換器控制架構方塊圖

2  前級功因控制內迴路電流控制器與PWM信號產生方塊圖

前級昇壓功因控制

前級之昇壓功因控制架構包含電壓外迴路與電流內迴路控制其中電壓外迴路包括一個比例積分(PI)控制器與一個平衡控制器此平衡控制器用來消除兩個直流鏈電容 C1C2 之不平衡現象為求快速的電流響應內迴路之電流控制器採用單步前瞻預測(one-step-ahead predictive)控制法流控制器與PWM信號產生方塊圖如圖2所示,電壓控制器為一個PI控制器

後級反流器控制

如同前級之功因控制後級反流器亦採用多迴路控制架構包括電壓外迴路與電流內迴路[7],此控制IC後級反流器開關Q3 Q4 使得輸出電壓能跟隨一正弦電壓參考命令

若考慮濾波電感L2 與濾波電容C之等效串聯電阻(ESR)rL2 rc 3(a)所示為後級反流器電流內迴路控制方塊圖,其中輸出電壓vo 可視為電流內迴路控制的干擾信號為抑制此干擾信號並得到快速的電流響應,電流迴路採用死擊(dead beat)控制方法。因為所設計之後級反流器電流控制器能快速追隨電流命令,使得在設計後級反流器之電壓外迴路控制器時,可視內部電流閉迴路控制增益為13(b)所示為後級反流器電壓外迴路控制方塊圖,其中輸出負載電流io 可視為電壓外迴路控制之干擾信號。  


(a)


(b)

3  後級反流器控制方塊圖:(a)電流內迴路,(b)電壓外迴路

3. 控制IC架構與電路設計

因所採用之控制器架構與運算簡單故極適合以CPLD之數位邏輯電路來實現4為所設計控制IC內部功能方塊圖,在功因控制方面,此控IC讀取一個10位元直流鏈電壓參考命令以同步取樣方式[19][20]從一個A/D轉換元件獲取電壓與電流回授信號,然後依據電流控制法則計算控制功率開關的責任週期。在反流器控制方面,則經由一內建正弦表讀取電壓參考命令,再依據反流器控制策略計算功率開關的責任週期

因有7個電壓與電流回授信號需要讀取所採用的A/D轉換元件為一分工8個通道轉換器TI ADS7852Y[20],每個通道轉換時間最快可達2ms因此讀取7個回授信號至少需14ms此為該控制IC取樣週期的瓶頸控制IC內部PFC與反流器控制法則的執行乃是由一40MHz的系統時脈來驅動此系統時脈經由一些除頻計數器分別用來產生前後級PWM切換頻率以及電壓與電流迴路控制之取樣頻率。目前該控制IC前後級PWM切換頻率設定為20KHz,由於CPLD之快速運算能力,電壓與電流迴路控制取樣頻率亦設定為20KHz

PFC與反流器控制器核心設計部份,我們利用階層模組化與電路資源共用方式以節省系統資源與降低電路複雜度,圖56分別為PFC與反流器控制器計算步驟示意圖,為執行該計算步驟,我們分別建立一個控制單元(control unit) 與一個資料路徑(data path),如圖7所示,內含一個加/減法器、一個乘法器以及一個限制器,該控制單元為一有限狀態機(finite-state machine),為使資料路徑能資源共用,可以循序的方式先後執行上述運算步驟,共有23個計算步驟需花用23個時脈週期,令驅動狀態機動作的時脈頻率為20MHz,則僅需1.15ms即可完成PFC與反流器控制器的計算

8所示為控制器的計算輸出值用來產生PWM信號的時序分析圖,因為A/D轉換與控制器計算的時間共約16ms,故我們在下一個切換週期開始之前的16ms發出A/D取樣命令,以便在下一個切換週期開始時得到新的責任週期(duty cycle)命令,如此可降低計算延遲時間至最小,並可避免取樣到開關切換時形成的電流雜訊(current spikes)

此外尚有串列週邊界面(SPI)之電路待設計,可藉由SDI (serial data input)SDO (serial data output)SCK (serial clock)SS/ (slave select)四支接腳信號以及IC內部移位暫存器、解碼器與暫存器檔案(register file)的動作,使得外界可經由此串列週邊界面設定或調整及觀測此控制IC內部之參數及變數此部份需進一步驗證

4  控制IC內部功能方塊圖

5  功因控制器計算步驟

6  反流器控制器計算步驟

7  控制IC控制單元與資料路徑方塊圖

8  PWM信號產生時序分析

4. 實驗與結果

上述各個電路單元利用VHDL硬體描述語言設計模組化後,可以利用圖形編輯器(graphic editor)將其階層化,所得最上層設計之共水半橋式雙向交直流轉換器控制IC電路如圖9所示,並下載至一個Altera Flex 10K100ARC240-1CPLD元件上執行[22],用以控制一個額定輸出為2KVA之共水半橋式雙向交直流轉換器。

所採用之CPLD元件內部擁有5140邏輯晶胞(logic cells)可用來實現特定的邏輯函數,並有一組嵌入式陣列(embedded array)可用來實現51200位元之記憶體如正弦表,表1所示為該CPLD元件實現所設計控制IC電路資源使用率,由表1可見控制IC使用了10%記憶體與44.6%邏輯晶胞,尚有足夠的資源用來實現其它功能。

9  共水半橋式雙向交直流轉換器數位控制IC電路圖

1   Altera ELEX 10K100EQC240-1CPLD 電路資源使用率

        Utilization

Process

Memory

Bits

Logic

 Cells

PWM Generation

0

37

Dead-Time Compensation

0

16

Sine Look-Up Table

5120

15

PFC and Inverter Control

0

1672

A/D Sampling

0

243

Clocks Generation

0

10

SPI Interface

0

312

Total

5120

2290

Percent of Utilization

10 %

44.6 %

   

控制IC內部經由讀取正弦表(LPM_ROM)產生60Hz155V峰值的正弦電壓命令AC_DC_AC_CTRL與其後之PWM電路模組方分別產生驅動功率晶體之PWM控制波形前級PFC控制的實驗結果如圖10所示,由圖可看出從無載加載(全載)後,輸入電流可與輸入電壓保持同相使其功率因數幾近於1,而直流鏈電容電壓經過數個交流信號週期暫態振盪後保持穩定約420V之電壓值。圖11所示為後級反流器控制輸出電壓與負載電流波形,在額定輸出且負載電流波峰因數(crest factor, CF)3.0的測試條件下輸出電壓的THD6.8%,略嫌過高(一般規格需小於5%),仍有待進一步改善

10  負載從無載切換至全載時PFC控制實驗波形

11  2KVA反流器在額定整流性負載CF=3.0時的輸出電壓與電流波形

5.

本文提出以CPLD為基礎的共水半橋式雙向交直流轉換器數位可程式控制IC之設計,並提出了一個同步取樣與PWM信號產生技術以降低控制IC之計算延遲,驗證了以單顆Altera Flex 10K100CPLD 元件實現前級昇壓功因控制與後級反流器控制IC的可行性依據控制器之計算步驟我們利用階層模組化與電路資源共用的觀念設計一個資料路徑與一個有限狀態機控制單元以降低電路複雜度,使用了該顆CPLD45%之邏輯晶胞與10%之邏輯陣列每個通道之A/D轉換時間是此數位控制IC提高取樣速率的瓶頸,以目前採用之TI ADS7852Y A/D元件以獲取7個電壓與電流回授信號,取樣速率將可提高至50KHz此控制IC具有可程式化的特點,經由SPI串列通信界面,外界可調整及觀測此控制IC內部之參數及變數,此部份尚需進一步驗證。

參考文獻

[1]    K. Hirachi, M. Sakane, S. Niwa, and T. Matsui, “Development of UPS using new type of circuits,” IEEE INTELEC Conf. Rec., pp. 635-642, 1994.

[2]    W. J. Ho, M. J. Lin, and W. S. Feng, “Common-neutral-type ac/dc/ac topologies with PFC pre-regulator,” IEEE PEDS Conf. Rec., vol.1, pp. 53-58, 1997.

[3]    K. Hirachi, M. Sakane,T. Matsui, A. Kajima, and M. Nakaoka, “Cost-effective practical developments of high-performance and multi-functional UPS with new system configurations and their specific control implementations,” IEEE PESC Conf. Rec., pp. 480 – 485, 1995.

[4]    T. Kagotani, K. Kuroki, J. Shinohara, and A. Misaizu, “A novel UPS using high-frequency switch-mode rectifier and high-frequency PWM inverter,” IEEE PESC Conf. Rec., pp. 53-57, 1989.

[5]    N. M. Abdel-Rahim and J. E. Quaicoe, “Analysis and design of a multiple feedback loop control strategy for single-phase voltage-source UPS inverters,” IEEE Trans. on Power Electon., vol. 11, no. 4, pp. 532-541, July, 1996.

[6]    I. Kubo, Y. Ozawa, R. Nakatsuka, and A. Shimizu, “A fully digital controlled UPS using IGBT’s,” IEEE IAS Conf. Rec., pp. 1042-1046, 1991.

[7]    S. L Jung, H. S Huang, M. Y Chang, and Y. Y Tzou, “DSP-based multiple-loop control strategy for single-phase inverters used in AC power sources,” IEEE PESC Conf. Rec., pp. 706-712, 1997.

[8]    R. Srinivasan and R. Oruganti, “A unity power factor converter using half-bridge boost topology,” IEEE Trans. on Power Electron., vol. 13, no. 3, pp. 487-500, May 1998.

[9]    S. Bibian and H. Jin, “High performance predictive dead-beat digital controller for DC power supplies,” IEEE Trans. on Power Electron., vol. 17, no. 3, pp. 420-427, May 2002.

[10] C. H. Lai and Y. Y. Tzou, “DSP-embedded UPS controller for high- performance single-phase on-line UPS system,” IEEE IECON Conf. Rec., vol. 1, pp. 268-273, Nov. 2002.

[11] P. C. Todd, “UC3854 controlled power factor correction circuit design,” Unitrode Application Note, pp. 3-2693-288, 1999.

[12] On Semiconductor, Switchmode Power Supply Reference Manual, Rev. 2, April 2000.

[13] Fairchild Semiconductor, ML4812 power factor controller, Ver. 1.0.4, 2001.

[14] CSC Cherry Semiconductors, Power conversion IC Data Book, 1992.

[15] J. M. Retif, B. Allard, X. Jorda, and A. Perez, “Use of ASICs in PWM techniques for power converters,” IEEE IECON Conf. Rec., pp. 683-688, 1993.

[16] S. L. Jung, M. Y. Chang, J. Y. Jyang, L. C. Yeh, and Y. Y. Tzou, “Design and implementation of an FPGA-based control IC for AC-voltage regulation,” IEEE Trans. on Power Electron., vol. 14, no. 3, pp. 522-532, May. 1999.

[17] S. J. Henriksen, R. E. Betz, and B. J. Cook, “Digital hardware implementation of a current controller for IM variable-speed drives,” IEEE Trans. on Ind. Applicat., vol. 35, no. 5, Sept./Oct. 1999.

[18] D. M. Van de Sype, K. De Gusseme , A. P. Van den Bossche, and J. A. Melkebeek, “A sampling algorithm for digitally controlled boost PFC converters,” IEEE PESC Conf. Rec., pp.1693-1698, 2002.

[19] F. Blaabjerg, P. C. Kjaer, P. O. Rasmussen, and C. Cossar, “Improved digital current control methods in switched reluctance motor drives,” IEEE Trans. on Power Electronics, vol. 14, no. 3, pp. 563-572, May 1999.

[20] Burr-Brown products from Texas Instruments, Data Sheet of ADS7852, 1998.

[21] Hewlett Packard, General purpose motion control ICs, Technical data, HCTL-1100 series.

[22] Altera, Data book, 1998.

 


頒獎實況


台灣新竹交通大學電力電子晶片設計與DSP控制實驗室

Copyright © 1987-2004 by DigitalPowerLab, NCTU, TAIWAN


Last update: 2004/10/11
Go Top